PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-198342

(43) Date of publication of application: 29.08.1991

(51)Int.CI.

H01L 21/321

(21)Application number: 01-339660

(71)Applicant: NEC CORP

(22)Date of filing:

26.12.1989


(72)Inventor: KOBAYASHI TAKAAKI


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To prevent generation of etching residue and reattachment of foreign matter on a bump electrode surface, and sufficiently secure adhesion between a bump electrode and a semiconductor substrate, by providing a process for forming a wiring for elements and a wiring for electroplating.

CONSTITUTION: After a silicon nitride film 2 and an aluminum film 3 are formed on a semiconductor substrate 1, a first photoresist pattern 4 is formed. By etching method using the pattern 4 as a mask, unnecessary parts of the film 3 are eliminated, and a wiring for elements necessary for a semiconductor device is formed. Said wiring for elements is formed as an aluminum wiring 3a, and a wiring 3b for electroplating is formed in a dicing line region 1. After electroplating process, the unnecessary wiring 3b is eliminated, and each protruding electrode is subjected to dielectric isolation. Hence electroplating is enabled by using polyimide resin 9, which is a final protecting film, as a mask. Thereby generation of etching residue and reattachment of foreign matter on the surface of a gold bump electrode 11 can be prevented, and adhesion between the electrode 11 and the substrate 1 can sufficiently be secured.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] ...

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

平3-198342 ⑫公開特許公報(A)

SInt. Cl. 5

庁内整理番号

码公開 平成3年(1991)8月29日

H 01 L 21/321

H 01 L 21/92 6940-5F

審査請求 未請求 請求項の数 1 (全7頁)

69発明の名称

半導体装置の製造方法

②特 頭 平1-339660

②出 願 平1(1989)12月26日

. . . .

@発 明 者 小 林

東京都港区芝5丁目33番1号 日本電気株式会社内

の出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

弁理士 内原 四代 理"人

発明の名称

半導体装置の製造方法 独立文化 60 万元 1

特許請求の範囲

半導体基板上に配線用金属膜を形成した後パ ターニングし、素子用配線及び電解メッキ用配線 を形成する工程と、全面に保護膜を形成した後パ ターニングし、前記素子用配線の突起電極形成領 域と前記第子用配線と電解メッキ用配線とを電気 的に接続するための接続膜形成領域の保護膜を除 去する工程と、保護膜が除去された前配突起電極。 形成領域および接続膜形成領域にバリア膜を形成 する工程と、突起電極形成領域のこのバリア膜上 に第1のフォトレジストパターンを形成する工程。 と、全面に保護膜を形成した後第2のフォトレジ ストバターンを用いてパターニングし、前記第1 のフォトレジストパターン上部の一部を露出させ る工程と、前記第2のフォトレジストパターンを

除去すると同時に第1のフォトレジストパターン も除去し前記パリア膜を露呈させる工程と、残さ - れた前記保護膜をマスクとした電解メッキにより 露呈した前記パリア膜上に突起電極を形成する工 程と、突起電極形成後突起電極間の短絡を解除す るために前記電解メッキ用配線を選択的に除去す る工程とを含むことを特徴とする半導体装置の製 **渣方法**。

発明の詳細な説明

(産業上の利用分野)

本発明は半導体装置の製造方法に関し、特に 突起電極を有する半導体装置の製造方法に関す **3.**

·受得·基础 法的 数点的 医毒素体 基础的 电阻心 所谓

〔従来の技術〕

一般にテープキャリア方式の半導体装置では、 半導体基板の主面に突出する金属の突起電極を設

従来、この種の突起電極を有する半導体装置の 製造方法は、半導体基板に対する所要の素子形成・

〔発明が解決しようとする課題〕 、

上述した従来の突起電極を有する半導体装置の製造方法は、突起電極形成後に保護膜を堕布し、フォトレジスト等をマスクとして突起電極部の保護膜をエッチング除去して最終保護膜を形成する方法となっていたので、エッチング工程でのエッチング残渣やフォトレジストを剝離する工程での異物の再付着等が突起電極表面に生じやすく、ボ

ンディング時のリードと突起電極間の密着強度を 者しく低下させる要因となる欠点がある。

さらに、突起電極と半導体基板間との密着強度を十分確保させるためには、突起電極表面の周辺部を最終保護膜が覆うような構造にしなければならないため、突起電極を有する半導体装置を信頼性よく安定的に製造することが非常に困難であるという欠点がある。

〔課題を解決するための手段〕

〔実施例〕

次に、本発明を図面を参照して説明する。

第1図(a)~(j)及び第2図は本発明をテープキャリア式集積回路の突起電極形成に適用した第1の実施例を説明するための図であり、第2図は製造工程途中における平面図、第1図(a)~(j)はそのA-A′線における製造工程類に示した半導体チップの断面図である。以下製造工程類に説明する。

まず第1図(a)に示すように、シリコンからなる半導体基板1に素子を形成する。次で厚さ約 1μmのシリコン窒化膜2が形成された素子領域及び半導体基板1の表面が露出された幅約200 μmのダイシングライン領域Ⅰ上に、スパッタ法により厚さ約0.8μmのアルミニウム膜3を形成する。

次に第1図(b)に示すように、所望の厚さ及び形状に第1のフォトレジストパターン4を形成し、これをマスクとしたエッチング法により不要部分のアルミニウム膜3を除去し、半導体装置に必要な業子用配線を形成する。この素子月配線は突起電極形成領域 I を含むアルミニウム配線3a として形成する。また、同時にダイシングライン領域1に電解メッキ用配線3bを形成する。

次に第1図(c)のように、第1のフォトレジストパターン4を剝離した後、保護膜であるシリコン酸化膜5を全面に約0.5 μmの限厚で成長させる。次で所望の厚さ及び形状にパターニングした第2のフォトレジストパターン6をマスクにし

て突起電極形成領域 II と、アルミニウム配線3 a と電解メッキ用配線3 b とを接続するための接続膜形成領域II のシリコン酸化膜5をエッチング除去する。

次に第1図(d)のように、第2のフォトレジストパターン6を残したまま、メッキ層を成長させる際のパリア膜となる金属膜7を基板表面に被着する。ここで金属膜7は、金が下層に拡散することを目的とした膜厚0.1 μmの白金酸と、白金膜と下地密着性を強化することを目的とした膜厚0.1 μmのチタン膜の2層構造とす

次に第1図(e)のように、第2のフォトレンストパターン6を剝離することにより、同時にに要部分の金属膜7をリフトオフ法により除去したのち、400℃の窒素雰囲気中で60分間熱が成りであることにより、突起電極形成領域 II 内にバリアはない接続膜形成する。したがって、ここでアルミニウム配線3aは接続膜7bによって

ング状となる。なお、第2図の平面構造はこの第 1図(h)の工程完了状態を示している。

次に第1図(1)のように、基板全体を金メッキ液に浸漬し、半導体を銀板1と金メッキ装置側に設定された陽極電極板との間に電流を流して、金突起電極11が突起電極の成気域型のバリア膜フェニに15~30μmの厚さに形成電極111にでは解メッキを行う。ここにでの金突起電極11は、マスクとして用いたボリイミド樹脂。9の断面形状ではパリア膜であため、ボリイミト樹脂。9の断面形状ではパリア膜ではおさえが著しく強固なものとなる。

次に第1図(」)のように、ポリイミド樹脂9及び金突起電極11をマスクにしてエッチングが法でダイシングライン領域Iのシリコン酸化膜5を除去し、その後、接続膜7bをエッチングのストッパーとして電解メッキ用配線3bを除去してダイシングライン領域Iとアルミニウム配線3aを絶縁分離することにより、金突起電極11を有

解メッキ用配線3bと電気的に接続される。

次に第1図(f)のように、約5μmの厚さにフォトレジストを塗布し、突起電極形成領域『内のパリア膜7a内にのみ所望の形状にパターニングした第3のフォトレジストパターン8を形成する

次に第1図(g)のように、 最終保護膜である、 ポリイミド樹脂 9 を約10μmの厚さに塗布した 第 3 のフォトレジストパターン 8 上の一部の 7 なが 4 シング 領域 1 の 各ポリイミド樹脂 9 を で が 4 シング 領域 1 の 各ポリイミド樹脂 9 を で せ る。ここに、 第 3 のフォトレジスト パターン は さ の 上層 部の一部 が ポリイミド 樹脂 9 の 開口 部 を 通して 錐出する。

次に第1図(h)のように、第4のフォトレジストパターン10を除去すると同時に第3のフォトレジストパターン8をも除去し、パリア膜7aの一部を露呈させる。ここに、突起電極形成領域 **『内のポリイミド樹脂**9の断面形状はオーバーハ

する半導体装置が完成する。

第3図(a)~(h)は、本発明の第2の実施例を説明するための製造工程順に示した断面図であり、第1の実施例と同じ位置で切断した断面図で

まず第3図(a)に示すように、第1の実施例 と同様にシリコン塑化膜22を除去して半導体基 板21の表面を露呈させたダイシングライン領域 Iと、シリコン窒化膜22が形成された素子領域 の全面にアルミニウム膜を被着する。次で、所望 の膜厚及び形状に形成した第1のフォトレジスト パターン24をマスクにして不要部分のアルミニ ウム膜を除去して、突起電極形成領域 II を含むア ルミニウム配線23aと電解メッキ用配線23b を形成する。

次に第3図(b)に示すように、約5μmの厚さにポジ型フォトレジストを弦布し、突起電極形成領域 II 及び接続膜形成領域 II 内に所望の形状にパターニングした第2のフォトレジストパターン25を形成する。

次に第3図(c)のように、最終保護膜であるポリイミド樹脂26を約10μmの厚さに塗布し、所望の厚さ及び形状にパターニングした第3のフォトレジストパターン27をマスクにして、ダイシングライン領域Iのポリイミド樹脂26を除去する。

次に第3図(d)のように、第3のフォトレジ

接続膜形成領域Ⅲ内に接続膜29bを形成する。

次に第3図(g)のように、基板全体を金メッキ液に浸漬し、半導体基板21とメッキ装置側に設置された陽極電極板との間に電流を流して金突起電極30 b が 1 5 ~ 3 0 μm に形成されるまで電解メッキを行う。

電解メッキ終了後、第1の実施例と同様にしてダイシングライン領域 I の電解メッキ用配線23bを全て除去し、ダイシングライン領域 I とアルミニウム配線23aを絶縁分離すれば、第3図(h)のように金突起電極30a及び小金突起電極30bを有する半導体装置が完成する。

この第2の実施例においても最終保護膜をマスクとして電解メッキを行っているため、金突超電循30aの表面にエッチング残液や異物の再付着等が発生することを防止することができ、また最終保護膜であるボリイミド樹脂26のオーバーハング状の断面形状により金突起電極30aと半導体芸板21との密着強度も十分に確保することができる。

ストパターン27を剝離した後、所望の厚さ及び 形状に第4のフォトレジストパターン28を形成 し直し、それをマスクにして第2のフォトレジストパターン25上の一部の領域のポリイミド樹脂 26をヒドラジン系の薬液でエッチング除去する。ここで、ポジ型フォトレジストのヒドラジン系液では対する。第2のフォトレジストのヒドラントのとがラジンスを流に対する溶解性を利用し、第2のフォトレジストパターン25も同時にエッチング除去して突起電極形成領域『のアルミニウム配線23aを露呈させる。

次に第3図(e)のように、第4のフォトレジストパターン28を残したままメッキを成長させる際のバリア限となる金属膜29を基板表面に被若する。ここで金属膜29は第1の実施例と同様に、チタン及び白金の2順膜である。

次に第3図(f)のように、第4のフォトレジストパターン28を剝離すると同時に不要部分の金属膜29をリフトオフ法で除去したのち、400℃の窒素雰囲気中で60分間熱処理を行い、突起電極形成領域『内にバリア膜29aを、

また、この第2の実施例では突起電極形成領域 『内に形成する第2のフォトレジストパターン 25がポジ型であるため、ポリイミド樹脂 2 6 を パターン形成する際に、ヒドラジン系の 歌に、第4のフォトレジストパターン 2 8 のみでエ ッチングのパターン形成とリフトオフ 法にな リアア 2 9 a の形成が可能となった。 さらに な エッキ に 同時に 形成 された 金突 起 苦 ボ ンディング する際に、 デーアキャリアと 半導体装置の エッジ部と 接触することを 防止する 役割もはたすことができる。

なお、上記実施例では突起電極の形成に金メッキを用いた場合について説明したが、他の金属からなるメッキ法により突起電極を形成してもよ

(発明の効果)

以上説明したように本発明は、半導体基板に形成した金属膜をバターン形成して素子用配線及び

41.41

電解メッキ用配線を形成し、突起電極形成領域及 び接続膜形成領域を露出した保護膜を形成したの ち、これらの領域にバリア膜を形成し、突起電極 形成領域のみあるいは突起電極形成領域と接続膜 形成領域に電解メッキ用配線を電流路と,して電解 メッキを行い、金属メッキ膜からなる突起電極を 形成し、しかる上で電解メッキ用配線を選択的に 除去して、半導体装置に必要な配線と半導体基板 との絶縁分離を行うことにより、電解メッキ完了 後は電解メッキ用配線を除去するだけでよく、突 起電極の形成工程は極めて簡単なものとなる。さ らに、突起電極形成以前に最終段階の保護膜を形 成しているため、突起電極表面部に保護膜のエッ チング残渣や異物の再付着等が発生することがな いため、テープキャリヤのリードと突起電極間の 密着強度を十分に確保することができる。また、 電解メッキの際のマスクとなる最終保護膜はオー バーハング状の断面形状となっているので、突起 電極と半導体基板の密着強度を十分にかつ簡単に 確保することができる。このため、突起電極を有

2 4 … 第 1 のフォトレジストパターン、 2 5 … 第 2 のフォトレジストパターン、 2 6 … ポリイミド 樹脂、 2 7 … 第 3 のフォトレジストパターン、 2 8 … 第 4 のフォトレジストパターン、 2 9 … 金属膜、 2 9 … パリア膜、 2 9 b … 接続膜、 3 0 a … 金突起電極、 3 0 b … 小金突起電極、


代理人 弁理士 内 原 習

する半導体装置を信頼性よく、かつ安定的に製造することができる。

図面の簡単な説明


第1図(a)~(j)は本発明の第1の実施例を説明するための工程順に示した半導体チップの断面図、第2図は第1の実施例の工程途中における平面図、第3図(a)~(h)は本発明の第2の実施例を説明するための工程順に示した半導体チップの断面図である。


1 … 半導体基板、2 … シリコン窒化膜、3 … アルミニウム膜、3 a … アルミニウム配線、3 b … 電解メッキ用配線、4 … 第 1 のフォトレジストパターン、7 … 金属膜、7 a … パリアレジストパターン、7 … 金属膜、7 a … パリアパターン、9 … ポリイミド樹脂、10 … 第 4 のフォトレジストパターン、11 … 金突起電板、21 … 半導体基板、22 … シリコン窒化膜、23 a … アルミニウム配線、23 b … 電解メッキ用配線、





第 1 図

特開平3-198342 (6)









第2図

特開平3-198342(7)

